9
0🔥【核心洞察】
分辨率从13nm跃升至8nm，晶体管密度提升2.9倍：High-NA EUV通过将数值孔径（NA）从0.33提升至0.55，理论分辨率从约13nm推进至8nm。这相当于把一台“普通显微镜”升级成了“超级显微镜”——原本需要多次曝光的复杂图案，现在一次就能完成。分辨率提升1.7倍，晶体管密度提升近2.9倍。换个更直观的说法：从0.33 NA到0.55 NA，芯片上能塞进去的晶体管数量几乎翻了三倍。
每台造价高达3.8亿至4亿美元：这些系统是有史以来最复杂的商用机器，尺寸相当于一辆双层巴士。但单价只是门槛，真正的成本账要算“每次曝光成本”和“整体工艺简化”——一台High-NA能替代多台Low-NA的多重曝光工序。Bernstein分析指出，High-NA单次曝光的优势在于能大幅减少掩模层数、缩短生产周期，这才是其经济性的真正来源。
英特尔抢先量产，台积电观望，三星DRAM率先导入：英特尔在18A制程上已使用High-NA EUV量产Panther Lake处理器，成为业内首家实现HVM的厂商。台积电因成本考量推迟至2026年初才安装评估工具。DRAM领域预计率先广泛采用——三星和SK海力士计划在2026-2027年左右的0a nm DRAM节点导入，逻辑芯片的全面采用预计在2028至2030年间。
光刻强度将从24%升至26%，EUV业务CAGR达30%：Bernstein预测，随着High-NA取代多重曝光，光刻在晶圆制造总设备支出中的占比将持续提升。ASML的EUV业务（含High-NA）预计将以30%的复合年增长率扩张，到2030年达到427亿欧元。2026年High-NA EUV光刻机订单已全部排满，台积电、英特尔与三星合计已下单18台。
Hyper-NA已在路上：NA目标突破0.75：ASML在SPIE EUVL 2026大会上公布了下一代Hyper-NA路线图，NA目标突破0.75，目标是在2030年代中期支撑A7节点（约0.7nm）之后的进一步微缩。High-NA是“现在进行时”，Hyper-NA是“下一个十年”——这场光刻竞赛远未结束。
🔍【章节索引】
一、技术本质：从0.33到0.55的“光学杠杆”
High-NA EUV的核心原理并不复杂：在波长不变（都是13.5nm）的前提下，把数值孔径（NA）从0.33提高到0.55。根据瑞利准则，分辨率与NA成反比——NA越大，能刻出的线条越细。最终效果是分辨率从13nm推进到8nm。
但实现这一提升的代价是光学系统的彻底重构。High-NA系统采用了非对称光学设计——在X和Y方向上以4倍和8倍的不同倍率进行缩小。这种设计虽然避开了掩模版尺寸爆炸的问题，却带来了一个副作用：曝光场面积减半。对于大型芯片（如AI加速器），需要分两次曝光再“拼接”起来，精度要求达到亚纳米级别。
技术细节上，EXE:5000系统的投影光学元件包含超过4万个零件，总重约12吨；晶圆台加速度达8g，掩模版台达32g，以部分抵消曝光场减半带来的产能损失。截至2026年7月，全球已有10套High-NA系统投入运行，另有3套正在安装。累计曝光晶圆数已突破135万片。
二、成本账本：4亿美元一台，值吗？
每台High-NA EUV光刻机售价约3.8亿至4亿美元。但判断它“贵不贵”，不能只看单价。
Bernstein的分析提供了一个更完整的框架：2025年，High-NA单次曝光（无需拼接）的每次曝光光刻设备成本约为Low-NA的2.4倍；若需要拼接（大型逻辑芯片），则约为3.1倍。但随着可用率从目前的约84%提升至2026年第四季度90%的目标、并最终迈向93%，以及产能从135片/小时提升至175片/小时，成本差距将显著缩小——预计到2030年降至1.9倍和2.1倍。
更重要的是，High-NA通过“单次曝光替代多次曝光”简化了整体工艺流程。imec已通过单次High-NA曝光实现了20nm间距的线结构，将尖端至尖端（T2T）临界尺寸缩小至13nm。这不仅仅是光刻设备的替换，而是整条产线的精简——减少了掩模数量、缩短了生产周期、降低了缺陷率。
三、厂商博弈：英特尔抢跑，台积电“精算”，三星押注DRAM
英特尔——最激进的先行者。2023年第四季度收到首台EXE:5000，2024年第三季度完成首片晶圆曝光。2026年7月，英特尔正式宣布在18A制程上使用High-NA EUV量产Panther Lake处理器。叠加精度已达0.7nm。这是一场380亿美元的赌注——如果High-NA的经济性按英特尔展示的轨迹成熟，先发优势将转化为实际回报。
台积电——“等得起”的精算师。面对每台约4亿美元的造价，台积电选择固守0.33NA加多重曝光的成熟路线。High-NA单次曝光的成本溢价约2.5倍，而继续使用已折旧的0.33NA设备进行多重图案化在当前节点更为经济。台积电有意将High-NA的量产学习曲线推迟两年或更久。
三星——DRAM先行，逻辑跟进。三星电子计划投入约1.1万亿韩元引进两台EXE:5200B。与英特尔不同，三星的优先战场是DRAM——DRAM芯片尺寸较小，通常无需拼接，且High-NA在多重曝光方案下的成本优势更明显。SK Hynix也计划在0a nm DRAM节点（约2026-2027年）导入High-NA。逻辑芯片方面，三星预计在1.4nm节点开始采用。
四、Hyper-NA：2030年代的单次曝光延续
High-NA不是终点。ASML在SPIE EUVL 2026大会上首次公布了Hyper-NA路线图，目标数值孔径突破0.75。Hyper-NA旨在支撑A7节点（约0.7nm，预计2033年达到HVM）之后的进一步微缩。
从0.33到0.55用了大约五年；从0.55到0.75，ASML计划用大约七年。光刻技术的演进节奏在放缓，但竞赛从未停止。
五、投资视角：谁在“卖铲子”？
光刻设备市场高度集中，ASML在EUV领域维持约93.5%的绝对主导地位。2026年EUV与High-NA EUV光刻机订单已全部排满。
Bernstein将ASML目标价上调至2300欧元，核心逻辑是：High-NA将提升“光刻强度”——光刻设备在晶圆厂总设备支出中的占比将从2025年的24%升至2028年的26%。预计EUV业务（含High-NA）将以30%的复合年增长率扩张，到2030年达到427亿欧元。
A股相关领域，光刻胶、光刻气体、掩模版等配套材料环节有望受益于High-NA带来的工艺升级需求；先进封装设备及检测设备也有望伴随技术演进获得增量市场空间。
⚠️【风险提示】
成本回收周期风险：每台设备3.8-4亿美元的投资若无法在合理周期内转化为足够产量和良率提升，将影响客户扩产节奏。
技术路线不确定性：若多重曝光技术持续优化，部分客户可能推迟High-NA采购，正如台积电当前策略所示。
地缘政治风险：EUV设备出口管制可能影响ASML的出货量预期和市场拓展。
拼接工艺风险：大型芯片的“拼接”工艺若在量产中出现良率问题，可能影响High-NA在逻辑芯片领域的渗透速度。
客户集中风险：High-NA的早期客户高度集中于英特尔、三星、台积电和SK海力士少数几家，订单集中度极高。
