半小时算力课 No.6 先进封装发展史：芯片house不盖大平层，开始叠别墅

第六节课，讲：封装——把芯片装进壳子、看起来最没技术含量的收尾环节。

过去六十年，造芯片好比在一块晶圆上盖大平层：把晶体管做小、把芯片做大。可大平层如今盖不下去了——光刻机一次曝光最大只有 858 平方毫米（光罩极限），芯片越大良率越惨，好比一块大蛋糕上落了颗霉点，整块都得作废；成本还指数级往上蹿。

行业思路切换：不盖大平层，改叠别墅。把大芯片拆成一个个小芯粒（Chiplet），像拼别墅一样并排或垂直叠起来，这就是 2.5D/3D 先进封装。台积电的独门手艺 CoWoS，把 GPU 和 HBM 高速内存封在同一块硅中介层上，成了 AI 时代最卡脖子的环节——英伟达一家包下约六成产能，苏姿丰靠芯粒路线让 AMD 逆袭，SK 海力士靠 HBM 打了场漂亮翻身仗。

先进封装也是中国半导体差距相对最小、最有机会突围的一环。