17
0
在过去十年，光模块的插拔式封装方式（Pluggable Optics）让数据中心得以快速扩容、灵活升级，曾是行业主流。但当AI大模型训练和推理带来爆炸性的带宽需求时，旧范式开始显得笨重、低效。
于是，CPO（Co-Packaged Optics）被推到了舞台中央。
这不仅仅是“连接方式”的升级。它背后牵动的，是一整套晶圆工艺的逻辑重构。
过去我们所熟悉的前后段流程，在CPO时代，开始出现模糊地带——新材料、新结构、新精度要求，全面登场。
这不是技术的“微创新”，而是一场“深水区的工艺跳跃”。
一、“插拔式”不再性感，CPO成了下一个必答题
2022年，全球光模块市场为 105亿美元；而到2027年，CPO将拉动整个市场迈向 245亿美元规模（报告第12页）。
这不是偶然。
AI数据中心正在吞噬光模块的传统设计逻辑——
- 需要更高的传输速率（800G/1.6T成为标配）
- 更短的连接路径，减少延迟
- 更低的功耗，解决热设计瓶颈
CPO直接把光引擎“焊死”在交换芯片旁边，省去线路、插口、电气转接等一整套中间环节，大大提升集成度和效率。
但问题也来了：
交换芯片的世界是CMOS逻辑+硅光（SiPh），而光引擎（如VCSEL、EEL）多基于GaAs、InP等化合物半导体。这意味着晶圆制造不再是同一种“语法”能搞定的系统，而是多语言、多文化、多工艺的交织地带。
“在CPO架构下，晶圆厂需要重新适应异质集成，不能再各做各的。”（报告第18页）
二、CPO对晶圆工艺到底提出了什么新要求？
我们可以从四个角度来拆解这个变化：
1）从单一平台到“异质工艺大拼盘”
传统CMOS制程大多集中在Si或SOI平台上。但CPO的光模块集成，需要把 GaAs/InP（发光）+ SiN/SiO₂（导波）+ 金属（封装互联） 全部混搭在一起。
这在晶圆工艺上直接带来了三个挑战：
- 多种材料热膨胀系数不同，加工时应力控制要求极高
- 光学性能对表面粗糙度、残留应力极其敏感（报告第9页）
- 精度控制进入亚微米级别，稍有偏差，耦合效率骤降
一句话：你不仅要切得准，还要切得“懂光”。
2）薄如蝉翼的波导层，CVD工艺走向极限
无论是SiN还是SiO₂波导，为了满足低光损、低应力、高清洁度的要求，CVD沉积必须极度精准。
报告中提到，为实现最优光传输：
- SiN厚度需精控在 6~14μm（报告第8页）
- 需要避免常规PECVD中氢含量过高，转向LPCVD或替代前驱体
但这些“光学友好型CVD工艺”，往往温度要求更高，或兼容性更差，对原有CMOS产线提出了不小挑战。
“不是谁都能一夜之间变成懂光的晶圆厂。”
3）微米级“掏洞”工艺：刻蚀走进3D时代
在CPO中，无论是硅波导的成型、还是光器件的嵌入，都离不开高深宽比、高垂直度的刻蚀工艺。
报告中给出了多个典型图例：
- 500μm深腔体（page 15）
- TSVs孔径从0.1μm到300μm不等，要求侧壁几乎垂直（page 16）
这不是传统意义上的“平面刻蚀”，而是具有3D立体结构的高精度微加工，必须配合多轮等离子刻蚀、深硅蚀刻等技术。
4）“光+电”协同封装，PVD/TCB/Hybrid Bonding全上阵
除了前道工艺，CPO对封装段也提出了新要求：
- 要用PVD沉积RDL金属，连接密集布线
- 需要低温（125~250°C）Bonding工艺，避免光学性能损失
- TCB（热压键合）、Hybrid Bonding（混合键合）将成为标配（page 17）
这些都对晶圆厂或OSAT提出了“光电协同”的新命题。
三、传统分工已失效，晶圆厂与封装厂都得“再上工艺课”
最值得警惕的是，CPO不仅仅是技术迁移，更是产业分工的再组织。
过去的世界里，大家分工明确：
- 晶圆厂做电
- 光器件厂做光
- OSAT负责封装拼接
但到了CPO时代，这种分工就像在一张拼图里，每块都少了一角。你不懂对方那一块，就永远接不上。
报告用一张图形象展示：
- 光电材料（GaAs、InP、LNO） vs.
- 光导平台（SiN、SiOx） vs.
- 封装基板（Si、Glass）
三个阵营原本泾渭分明，现在却被强行推到一个工作台上，要求共建“异质协同”的新产线逻辑。
“Greater technical co-working is not optional — it’s survival.”（报告金句）
尾声：未来属于能跨界的晶圆工艺人
今天我们谈CPO，不是炒概念，而是真正站在“AI驱动下的数据基础设施重构”这条主线上。
晶圆工艺人、设备商、材料工程师，正面临一个前所未有的挑战：
- 你能不能在属于自己的材料体系内，把对“光”的理解再做一遍？
- 你能不能让一个“非CMOS”的器件，跑进一个标准化流程，却保持纳米级精度和高耦合效率？
这是过去不曾问的问题。
但也是未来必须回答的问题。
