46
0
越先进的封装，越难解决“谁来连接谁”的问题。
过去，芯片的“强大”是由晶体管数量决定的。现在，晶片的“极限”是由互连能力限制的。
这是一个被高估的计算力焦虑，与一个被低估的互连技术瓶颈之间的矛盾。
一、从晶体管堆叠，到系统级整合，互连成了决定因素
当我们讨论Chiplet（芯粒）架构、异构集成、AI加速系统时，我们往往习惯把焦点放在CPU、GPU、NPU这些“硬核单元”的性能上。
但真实的系统瓶颈，正在悄然转移到更“底层”的环节——互连。
根据IME（Institute of Microelectronics，新加坡微电子研究所）在2025 HIR年会中的报告，一套完整的多芯粒异构集成（Multi-Chiplet Heterogeneous Integration）系统，互连架构是核心支撑技术。
“如果说芯粒是肌肉，互连就是神经。肌肉越强，神经传导的效率就越重要。”
报告中指出，为了实现Zetta-scale计算能力，先进封装必须支持超过1万亿个晶体管在一个系统封装中协同运作。而这背后，最严峻的挑战不是计算单元设计，而是：
- 互连密度如何支撑系统性能提升？
- 封装形态如何适配不同芯粒的物理结构？
- 异构连接如何在热、电、信号完整性之间做权衡？
二、主战场一：2.5D Interposer，撑起Chiplet协同的基座
目前最成熟、也是被广泛应用的互连平台，是2.5D嵌入式细间距互连Interposer技术。
IME的路线图显示，未来2年，RDL（重布线层）将从当前的1μm线宽线距，推进到0.4μm/0.4μm级别。
这意味着：
- 单位面积可支持更多布线与I/O通道；
- 更小pitch的micro-bump（微凸点）正在替代传统焊球；
- 整体RDL层数将从4层增加到10层（预计2026年）；
但这条路径并不轻松。
随着线宽缩小，传统的**光刻 + 半加成铜工艺（SAP）**难以支持低topography、细间距的多层布线。
IME提出一种替代方案——聚合物达玛辛工艺（Polymer Damascene），通过等离子体蚀刻实现更小的vias和更可控的绝缘结构。
“先进封装不是纯粹的堆料游戏，而是一场材料、设备、工艺三者的极限协同。”
三、主战场二：3D集成，突破互连延迟的天花板
2.5D能解决面积问题，但无法解决带宽与延迟的极限需求。此时，3D封装走上舞台。
在IME的技术路径中，两类3D互连正在成为主力：
- W2W Hybrid Bonding（Wafer-to-Wafer 混合键合）
- C2W Hybrid Bonding（Chip-to-Wafer 混合键合）
W2W的优势在于“全盘对齐”，适合同构堆叠，如存储+逻辑。C2W则更灵活，适合异构集成，比如将不同功能芯粒（如SerDes、AI Engine）按需堆叠。
目前，键合pad pitch正快速向0.25μm推进，但这对键合界面质量提出极高要求：
- 表面粗糙度必须极低；
- 铜层的dish和Cu-Cu界面空洞必须控制；
- 封装应力也要纳入考虑，避免翘曲（warpage）引发对准误差。
IME在报告中展示了利用保护层+表面激活工艺，显著提升键合强度和界面质量，甚至实现“零空洞”键合的案例。
“每推进1微米的互连间距，背后可能是上百道工艺流程的再定义。”
四、终极场景：Co-Packaged Optics，打通算力与光互连
随着系统带宽进入Tbps时代，仅靠电连接已无法满足需求。
IME指出，CPO（Co-Packaged Optics） 将成为高性能计算与AI中心的核心技术。
报告中展示的方案有两类：
- Fan-Out Based CPO：带宽6.4–12.8Tbps，支持200Gbps/lane，互连能耗约5pJ/bit；
- Hybrid Bonding CPO：带宽可达25.6Tbps+，支持400Gbps/lane，能耗降低至2pJ/bit，甚至可以支持UCIe标准下的并行互连。
这意味着：
- 算力岛之间可以通过光连接进行“跨封装通讯”；
- 数据中心/AI服务器有望摆脱传统背板的功耗与延迟瓶颈；
- 封装将成为未来光电融合系统的底座平台。
五、总结：未来不是“一个大芯片”，而是一场“高密度协同战”
我们常说，Chiplet是应对摩尔定律放缓的出路。但真正让Chiplet成为现实的，不是EDA工具，也不是设计思想，而是互连能力的跃升。
IME报告从先进材料、工艺流程、工艺控制、封装结构四个层面，完整展示了多芯粒集成中互连技术的前沿进展，也点出了行业接下来几年最关键的攻坚点。
“未来计算系统的竞争，实质上是一场系统封装互连密度的竞赛。”
芯粒不是终点，连接才是价值的放大器。
而谁能在连接的每一微米上取得突破，谁就能定义半导体系统的新秩序。
原报告已收录至知识星球，持续更新半导体行业资讯、技术解析与市场研究，欢迎加入
