22
0
一、从晶体管缩放到系统协同，摩尔定律步入新范式
摩尔定律的延续早已超越线宽与物理极限的游戏，其未来取决于晶体管结构、系统设计与封装架构的多维协同演进。在Dennard Scaling终结、功耗墙升高的背景下，CMOS缩放演变为一场横跨器件、电学、系统与封装的复合工程。
二、FinFET → Nanosheet → CFET：结构跃迁重塑密度逻辑
- FinFET：通过3D结构改善短沟道效应，支撑多个工艺节点演进；
- GAA / Nanosheet：引入全环绕栅极（GAA），实现Weff/FP比值提升，成为当前主流；
- CFET：通过PMOS/NMOS垂直堆叠实现1.5–2倍密度提升，开启三维集成新时代。
结构创新正在从平面缩放转向“空间重构”。
三、PPAC导向下的单元级革新与DTCO进化
- CPP / MP 缩放受限 → Forksheet + BSPDN 推动Y向结构优化；
- DTCO技术组合：SDB、COAG、FinFlex、NanoFlex 等设计工艺协同方案大幅提升单元密度与灵活性；
- 优化方向从线宽缩小转向PPA最优解探索。
四、电学瓶颈与材料极限：微观路径的系统性修正
- 功耗三角关系（Ceff、VDD、Ileak）成为每一节点优化的核心战场；
- 电阻 / 电容 / 漏电路径成为影响频率和能效的关键；
- 极限接触电阻（<5e-10 Ω·cm²）、亚0.5nm EOT、应变SiGe等材料工程不断刷新边界；
- 多VT控制转向“无体积调控”，通过偶极工程突破片宽限制。
五、良率与热瓶颈：极限工艺下的稳定性战役
- 工艺变异（系统性 + 随机性）主导Vmin与良率窗口，SRAM尤为敏感；
- LLE（Local Layout Effect）成为新一代版图与建模的重要考量；
- GAA结构自加热更严重，芯片级热管理依赖封装/材料/系统级调度协同优化。
六、STCO × Chiplet：系统协同成为PPA优化新主线
- SoC一体化受限 → Chiplet架构兴起，推动异构集成与分节点部署；
- 高密度互联技术（CoWoS、InFO、Hybrid Bonding）成为系统瓶颈破局关键；
- TSMC最新封装方案实现**>1万亿晶体管集成**，实现SoC级协同演算；
- STCO范式将设计起点从工艺节点转向“系统目标”，反推最优实现路径；
如AI芯片中，计算单元用先进节点，控制单元用成熟工艺；
SerDes中高速模块与低功耗模块实现工艺解耦。
七、结语：后摩尔时代的竞争焦点已然转移
未来CMOS演进不再依赖单一技术路线，而是工艺 × 设计 × 封装 × 系统的全面协同。先进工艺提供“物理上限”，STCO决定“是否用尽”；Chiplet打开系统扩展维度，封装则承接集成能力极限。
缩放的未来，不再关于“做得更小”，而是如何“协同更优”。
